新闻动态MORE
通知MORE

热点专题 More

推荐文章

  • 本研究利用搭建的仿真设计平台开发了一款电场调控增强型背照式单光子雪崩二极管(SPAD)器件,通过调控SPAD雪崩区电场,进一步提升了背照式器件的光子探测效率,降低了暗计数率。仿真结果表明,本研究设计的SPAD在水平和垂直电场的协同作用下,有效提高了电子倍增效率,峰值探测效率达到50.1%,在过偏压为3 V时,暗计数率降低至764 Hz。本文对比分析了不同耗尽层厚度和P-Well半径对电场调控增强型背照式SPAD器件性能的影响,并确定了最优结构尺寸。研究结果为基于SPAD的高精度光电探测应用提供了新的技术途径,为SPAD器件在科学研究和工业应用中的进一步发展奠定了基础。
    2024年10月14日
  • 摘要 针对生命体征信号数字化采集和连续血压预测等需求,设计并实现了一种基于二维卷积的连续血压预测系统。在系统硬件部分使用ESP32模组、AD8232模块和PulseSensor传感器,采集获得的人体心电图(ECG)和光电容积脉搏波(PPG)信号数据并通过MQTT协议传输至服务端处理。本文算法部分使用格拉米角差场(GADF)、二维卷积和模型剪枝技术,设计并训练了使用ECG和PPG信号预测人体连续血压的神经网络模型,并分别在开源数据集和自制数据集中测试了连续血压预测模型的性能。本文系统为重要体征信号采集和连续血压预测提供了一个有效的参考方案。
    2024年08月09日
  • 摘要 在时钟转发架构的高速有线通信接收机中,需要去偏斜电路实现时钟与数据之间的最佳采样关系,并保证多路数据的同步。本文提出了一种全局去偏斜方案,仅采用一路数据与时钟进行对齐,并通过时钟延时匹配与分布技术实现多路数据同步,减小了各通道独立去偏斜方案带来的功耗与面积开销。所提出的接收机由8路数据通道、1路半速率转发时钟通道与基于延迟锁定环路的全局去偏斜电路构成。基于180 nm CMOS工艺,在2.5 Gb/s数据率下,可去除输入时钟与数据任意偏斜,得到位于数据中心的采样相位,同时具有时钟占空比校准能力。在1.8 V电源电压下,所提出的接收机总功耗为187 mW,总面积为0.16 mm2,对比各通道独立去偏斜方案,功耗和面积开销分别节约了45.2%与62.8%。
    2024年04月09日
  • 高速极短距离有线数据接口是芯粒间互连的重要技术方案。传统的基于电流模逻辑的连续时间线性均衡器由于高电源电压和无源器件的使用已经无法满足芯粒间数据接口高密度、小型化、低功耗的需求。针对该问题,本文提出了一种带中频补偿的反相器型连续时间线性均衡器,可在极短距离应用中传输28 Gb/s非归零信号以及56 Gb/s四电平脉冲幅度调制信号。本设计采用28 nm CMOS工艺实现,核心面积仅为400 μm2。经过-9.4 dB@14 GHz的极短距离信道后,基于版图的仿真结果表明,所提出的连续时间线性均衡器使28 Gbaud的非归零信号与四电平脉冲幅度调制信号眼宽分别提升0.14 UI与0.41 UI,眼高提升328 mV与119 mV,56 Gb/s 四电平脉冲幅度调制信号工况下功耗为6.12 mW。
    2024年03月12日
  • 稀疏矩阵求解是SPICE仿真的重要部分,目前求解所使用的算子通常为通用浮点计算单元,运算速度受限。本文通过改进通用浮点算子中加/减和乘单元,使其在SPICE仿真专用背景下能实现更快的求解速度。对传统加减单元使用舍入并行延时优化算法和双路径设计方案,利用香农扩展、非精确前导零补偿等手段优化了电路的关键路径延时。对传统乘单元通过改变传统压缩拓扑层结构、优化注入值算法中舍入进位等逻辑改善了相关延时。最终,在TSMC 28 nm工艺下对双精度浮点求解速度分别为0.46 ns和0.79 ns,对比Synopsys公司的DW库单元延时分别减小33.4%和7.1%,面积分别减小4.62%和1.6%。实验结果表明,改进后浮点单元能有效降低矩阵单次求解步骤的时间,在一定程度上加速瞬态仿真整体速度。
    2024年02月27日
More